Libs | WebHostingRating.com: TRON СБИС процесора

Потужності та універсальності мережевих мікропроцесорів

Швидкий. Найдорожче атака підводного човна в світі?

Підказка: це коштує стільки, скільки ядерний авіаносець, і це настільки дорого, що дуже багаті уряду, який придбав його навряд чи можуть знайти гроші на будівництво ще двох підводних човнів цього класу.

Відмовтеся?

Ну, це Seawolf ВМС США атака підводного човна, SSN21, вартість яких більше 1 мільярда доларів США, щоб побудувати.

Швидкий. Що Мікропроцесор використовується в комп'ютерній системі, яка працює боротьби з цим вражаючим підводного судна інформаційних систем? (Пам'ятаєте, що ВМС США витягнув все зупиняється, щоб зробити це найбільш потужні атаки підводного човна на поверхню землі.)

Корпорація Intel »з Pentium II?

Ні, Intel має свої руки, повні поставки на ринку персональних комп'ютерів з мікропроцесорами, чому це має уряд бізнесу?

Підказка: це зроблено Motorola корпорації

PowerPC 604?

Немає. Інша підказка: це член старої лінії CISC мікропроцесорів.

MC68060?

Наблизитися, тепер повернутися двох поколінь.

MC68030 ?!!!!!!

Бінго! Lockheed USS Seawolf Мартін BSY-2 системи, яка проходить боротьби з суднової системи даних, на основі мережі із приблизно 70 або близько 68030 процесорів Motorola. (Не вірите? Ну, просто зайдіть на сайт морської технології і прочитати про підводного човна для себе.)

Правильно, це вражаюче підводний човен, на якому уряд США не шкодували вартість, має бойової даних комп'ютерних систем системи, заснованої ж мікропроцесор, який харчується Macintosh Classic II, персональний комп'ютер, такий старий, що більшість любителів Macintosh не вважав би для будь-якого серйозного використання, окрім як дверна пружина.

Але чому?

Абсолютно елементарно - найбільш важливий термін в наведеному вище описі не позначення мікропроцесора, це слово «мережа». Це вірно, комп'ютер система, заснована на мережі дешевих, малопотужних мікропроцесорів може перевершити, і в той же час пропонують більш високу надійність і продуктивність простіше модернізації, ніж система, заснована на одному високопродуктивних мікропроцесорів. Це те, що уряд США було відомо давно, і те, що Будьте Инк недавно виявили, тому будьте операційна система малювання такий великий інтерес. Хочете подвоїти продуктивність вашого персонального комп'ютера? Не викидайте ваш справжній комп'ютер і купити новий, просто купити дешеві карти в інший процесор на ній і в два рази більше пам'яті.

Звичайно, ще одна причина для використання "старих мікропроцесорів" є той факт, що він приймає інженерів програмного забезпечення набагато довше - як правило, два або три рази більше часу - щоб використовувати всю міць обчислювальних мікропроцесор, ніж потрібно апаратне інженерів проектування і виробництва мікросхем. Це тому, що програмісти повинні навчитися апаратної архітектури (особливо, якщо вони планують написати програмний код в "мова асемблера"), то вони повинні розробити і написати вихідний код, налагоджувати його (помилок різко збільшити число як кількість коду збільшується) і протестувати його, оптимізувати код, щоб переконатися, що вона працює швидко, і, нарешті, документ, він. Іншими словами, написання хорошої програми, яка щось американське уряд, ймовірно, буде наполягати на для найскладніших підводного човна, це довгий і складний процес.

З іншого боку, те, як персональні комп'ютери для використання у цивільних цілях розробляються зовсім інша, тому що персональні комп'ютери, як правило, будується навколо одного мікропроцесора. Відповідно, для того щоб подвоїти продуктивність системи, яка, як правило, оцінюються з точки зору, скільки мільйонів інструкцій у секунду (MIPS) центральний процесор може обробляти, необхідно розробити абсолютно новий мікропроцесор. Це робота, яка через конкуренцію за частку на ринку здійснюється із запаморочливою швидкістю протягом 18 місяців або близько того. На жаль, цей швидкий цикл розробки іноді призводить до помилок у чіпів, які іноді можуть впливати навіть прості арифметичні розрахунки, які можуть бути ще одна причина, уряд США задоволені старих чіпів для нових кораблів!

Після циклу мікропроцесор розвитку закінчений, зразки чіпів розіслали особисті комп'ютерні системи органів, які включають їх в нових персональних обчислювальних систем. Проектування і розробка нової системи персонального комп'ютера може бути зроблено протягом шести місяців, хоча це може зайняти трохи більше часу. Після завершення зразків персональних комп'ютерів посилають до програмного забезпечення будинків, щоб вони почали на розробці програмного забезпечення - і ось тоді починаються проблеми. Це тому, що розвиток нових операційних систем і програмного забезпечення для нових апаратних засобів комп'ютера, будь то для уряду чи цивільного, бере - як вже зазначалося вище - два або три рази довше, ніж апаратні розробки.

Так що ж у підсумку? Ну, по-перше, нові версії операційної системи завжди пізно. Обидва провідні особисті розробників комп'ютерної операційної системи, тобто, корпорація Microsoft і Apple Computer Inc, регулярно проводяться нові операційні системи і оновлення версій відстає від графіка, хоча і з якоїсь незрозумілої причини тільки Apple Computer, був розкритикував в пресі за свою роботу в цій галузі. Більше того, оскільки розробники програмного забезпечення третіх сторін не може почати розробку пакетів прикладного програмного забезпечення, поки вони, по крайней мере в стадії розробки нової операційної системи, вони повинні чекати, поки більша частина помилок виробляються з нових операційних систем, які, як зазначалося вище займає все більше часу, як кількість коду збільшується - і операційних систем для персональних комп'ютерів зростає в розмірах!

Після третього розробника додатків сторона отримує розробник випуску нової операційної системи, стабільність якої він може довіряти, і які, ми сподіваємося працює швидше, ніж стара версія, вона повинна розробити нову прикладного програмного забезпечення в найкоротші терміни, як результат дії ринкових сил (наприклад, програмного забезпечення операційної системи розробника додатків поділ можливо, вже почав розвиток на той самий тип додатку). Відповідно, тонкощі, такі як ретельна налагодження і тестування в польоті, і зробити документацію як можна більш короткими, теж великий плюс, який може прискорити процес. Більше того, оптимізація для високошвидкісної роботи великий в теорії, але так як обсяг пам'яті подвоюється в розмірі з кожної нової комп'ютерної системи, все має працювати досить добре, поки є шанс зробити апгрейду, для чого, зрозуміло, споживач буде стягується "відповідну плату".

Зараз, на даний момент, розумний читач, мабуть, думав, не без підстав, що весь особовий цикл розробки комп'ютер диктує апаратні розробників, які мають більш короткий цикл розробки, ніж розробники програмного забезпечення, але не наплювати, якщо це призводить до недбалий, роздутою програмного забезпечення для кінцевих користувачів. Отже, розумний читач може запитати, сам / сама, чому не хтось розробки операційної системи, а потім розвивати мікропроцесорів для його підтримки після цього? І зробити речі краще, чому б не дизайн мікропроцесора, так що вона може бути легко в мережу з іншими мікропроцесорами і, отже, отримати всі переваги мереж?

Ласкаво просимо у світ TRON СБИС процесора!

TRON СБИС процесора: апаратна платформа для підтримки HFDS

TRON СБИС процесорів архітектури 32-бітний мікропроцесор архітектури, який був розроблений спеціально для виступає як "основний будівельний блок апаратного" в режимі реального часу TRON Hypernetwork (так звані високо функціональний розподіленої системи [HFDS] в технічній мові), який є Кінцева мета проекту TRON. Усередині цього hypernetwork, переважна більшість комп'ютерних систем будуть так звані "інтелектуальні об'єкти", тобто, комп'ютеризована техніка і машини, які заповнюють людського житла і робочих просторів. У HFDS, який охоплює країни, наприклад, не було б буквально мільярди цих інтелектуальних об'єктів. Відповідно, TRON СБИС процесорів специфікації повинен був описати загального призначення мікропроцесорна архітектура у реальному часі удосконалень, які можуть бути легко застосовані до вбудованих систем на додаток до персональних комп'ютерів і робочих станцій, і він повинен був втілювати стан сучасної мікропроцесорної техніки як він існував в середині 1980-х, коли архітектура була закладена. Основні характеристики результаті TRON СБИС процесорів архітектури можна підсумувати таким чином:

Це "частина" збільшення загальної архітектури називають Архітектура TRON
Це відкрита архітектура, що кожен може використовувати без виплати авторської винагороди
Він має інструкції для підтримки Itron і BTRON субархітектур
Планувалося, для розширення до 48-бітних і 64-розрядні версії
Він має спеціальний короткий формат для часто використовуваних інструкцій
Він ортогональних набору інструкцій для того, щоб написання ефективних компіляторів
Він має 16 загального призначення і 9 регістрів управління (Рівень 1 реалізації)

Там було кілька технічно успішних реалізацій архітектури TRON СБИС процесора від японських виробників електроніки, які володіють хорошою продуктивністю (див. нижче), і в результаті мікропроцесорів були включені всі, починаючи від техніки і обладнання для великомасштабного, нон-стоп серверів транзакцій. Однак, незважаючи на те, що це відкрита архітектура, яка може бути вільно клоновані, TRON СБИС CPU-специфікації мікропроцесорів ніколи не були усиновлені іноземними виробники електроніки, і вони ніколи не зробили це в великих кількостях на робочий стіл. Чому це відбувається? Ну, приблизно в той же час TRON СБИС процесорів архітектури оформляються, новий рух для прискорення на-чіпі обробки мікропроцесорів, що використовуються в настільних системах відбувається в США, що призвело до нової філософії дизайну для мікропроцесорних чіпів , що відійшли від проектного підходу, що TRON СБИС архітектури процесора на основі. Візьмемо момент, щоб пояснити ці два підходи дизайну.

Комп'ютерні системи, які оточують нас сьогодні, засновані на архітектурній моделі прототип під назвою SISD, яка виступає за одну команду єдиний потік даних. Це так звана архітектура фон Неймана. У цьому типі комп'ютерній системі, єдиний центральний процесор (звичайно мікропроцесором) працює через загальну шину (навчання / даних шлях) у поєднанні з основною пам'яттю (як правило, динамічні ОЗУ [DRAM] чіпи), де інструкції та Дані зберігаються в той час як харчування системи включено. Коли команди програми виконуються, мікропроцесор приймає інструкції з пам'яті і виконує їх за допомогою "регістри" (тимчасові місця зберігання), побудований всередині нього. Хоча Є багато факторів, швидкість для даного типу комп'ютерної системи в основному залежить від швидкості руху автобуса, швидкість оперативної пам'яті, і кількість часу, необхідне процесору для виконання інструкцій.

Найбільша вузькі місця у цій архітектурний прототип традиційно ширина шини (чим ширше, тим краще), ємність і час доступу до оперативної пам'яті, тактова частота мікропроцесора (вимірюється в мегагерцах), а число регістрів доступно на мікропроцесорі (чим більше тим краще). На початку комп'ютерних систем, таких як 8-бітові та 16-розрядних персональних комп'ютерів, основний обсяг пам'яті був спочатку тільки 64 кілобайт і 256 кілобайт відповідно. Це лише мала частина того, що доступно в 32-бітному сьогоднішніх персональних комп'ютерів. В результаті, комп'ютерні дизайнери традиційно намагалися розробити компактний код програми (наприклад, об'єкт або машинний код з нулів і одиниць, що мікропроцесор насправді процеси), щоб зменшити число команд, які сидять в пам'яті і переміщатися по шині. Для цього вони побудували довгих і складних інструкцій на мікропроцесор у вигляді "мікрокод", які підтримували конструкцій мов високого рівня, що програми пишуться дюйма

Тим не менш, рішення проблеми вузьких місць створено нова проблема, і велика проблема з цієї традиційної архітектурної моделі дизайну, який пізніше став відомий як "комп'ютерний комплекс набір інструкцій", або CISC, був розміром набори інструкцій. Справді, деякі CISC конструкцій до 200 інструкцій мікрокоду. Ці величезні набори інструкцій займають багато місця на чіпі, який зменшує кількість місця для регістрів і інших пристроїв. Більше того, як результат їх довжина, складні інструкції виконуються дуже повільно. Тобто, це може зайняти багато "циклів машини", щоб виконати єдиний комплекс навчання.

Для вирішення проблеми з продуктивністю з CISC підхід, новий підхід до дизайну мікропроцесорної архітектури під назвою "комп'ютер зі скороченим набором команд", або RISC, з'явилася на світ. RISC конструкції були запропоновані набагато пізніше, коли великий ємності пам'яті доступні за низькими мікропроцесор вартості і 32-розрядні конструкції були реалізовані. Підхід RISC-дизайн є результатом досліджень, присвячених ефективності CISC конструкцій, яке поступово стало складніше для прискорення і зайняв більше часу, щоб розвинутися. Ці дослідження показали, що тільки крихітна частина на-чіпі інструкції, зазвичай використовуються в програмі, і що їх різної довжини зроблені час виконання повільно. Відповідно, вони запропонували використовувати набагато менше, набори інструкцій (які не в мікрокоду на чіпі, а деякі RISC-чіпи працюють з усього лише 34 команд), в якому кожна команда має однакову довжину (32-біт), і, отже, може бути виконується дуже швидко, тобто в одному "машинний цикл". Меншого набору інструкцій також дало можливість додати багато інших регістрів, і вони зробили це простіше включити периферійних пристроїв, таких плавучих точки і високошвидкісний кеш-пам'яті на чипі мікропроцесора. Більше того, відсутність на-чіпі мікрокоду дозволило підвищити тактові частоти мікропроцесорів різко.

Звичайно, підхід RISC це ще не всі плюси і жодних мінусів. Є кілька недоліків, які приходять з RISC-підходу, а саме: (1) компіляції та відлагодження програмного коду для RISC-машин вимагає дуже великий, складний компілятор, який важко розвиватися, (2) розмір об'єктного коду програм (машинний код комп'ютера насправді процеси) значно більше, ніж у CISC підхід, що означає основної пам'яті має бути більше, (3) високошвидкісний кеш-пам'яті звичайно повинен бути використаний в одному або декількох рівнях між процесора і оперативної пам'яті через велику різницю у швидкості між процесором і оперативної пам'яті; (4) Системна шина повинна бути порівняно швидше через те, що є більше об'єктний код для відправки по процесору, і (5 ) всі ці операції високою швидкістю генерувати багато тепла, яке в залежності від системи, можуть зажадати використання вентиляторів охолоджування. Можливо, найбільш проблематичними з усіх з точки зору проекту TRON той факт, що приріст продуктивності отримані за допомогою RISC конструкцій основному вигода додатків, а не операційної системи.

Хоча команда розробників працює над TRON СБИС процесорів архітектури знав про плюси і мінуси підхід RISC, вони повинні були приймати інші фактори до уваги, такі як продуктивність програмного забезпечення і широкого кола цільових комп'ютерних систем, більшість з яких буде вбудовано систем. RISC інженери порівняно мали перевагу в тому, що вони могли б зосередити свою увагу виключно на настільних системах, де Є менше обмежень на дизайн системи. Відповідно, TRON СБИС процесорів архітектури застряг з випробуваним CISC підхід, який він приніс з високим рівнем вишуканості, при цьому включені як безліч додаткових можливостей мікропроцесора, наскільки можливо.

Так що ж таке TRON СБИС архітектури процесора, як?

TRON СБИС архітектури процесора, як і все інше в архітектурі TRON, ділиться на "рівні". До них відносяться:

Рівень 0 (<<L0>>)

Мінімум для задоволення TRON СБИС процесорів специфікації (наприклад, <<L1>> мінус деякі високорівневі інструкції)

Рівень 1 - Реал (<<L1R>>)

Здійснення без MMU (тобто <<L1>> мінус інструкції MMU підтримки)

Рівень 1 (<<L1>>)

99 основні інструкції

Передача даних	8
Порівняння, тест	3
Арифметичний	15
Логічний	4
Зрушення	6
Біт маніпуляції	5
Фіксованої довжини бітове поле	6
Змінної довжини бітове поле	4
BCD арифметика	4
Рядками	4
Черга маніпуляції	3
Передача управління	12
Підтримується кількох	3
Управління простором, адресний простір	8
OS-підтримки	8
MMU підтримки	6

На додаток до цих 99 основні інструкції, Є ще 22 співпроцесор і 11 Інструкції десяткової арифметики.

Рівень 2 (<<L2>>)

Розширення та запланованих функцій (наприклад, INDEX)

розширення (<<LX>>)

Планована специфікація для розширення на 64-бітові операції

Альтернатива (<<LA>>)

Альтернативна реалізація TRON СБИС процесора функції специфікації (наприклад, в регістрі управління обробки)

Змінна (<<LV>>)

Виконання чогось не в специфікації (наприклад, інструкції для взаємодії з внутрішньосхемного емулятора)

Хоча TRON СБИС архітектури процесора вказується вище шести рівнів, деякі аспекти мікропроцесорів, таких, як дизайн блоку управління пам'яттю (MMU) і Translation Look-буфера в сторону (TLB), або скільки контактів повинен бути розміщений на на У нижній частині чіпа пакет залишається за кожною компанією, що реалізує архітектуру.

Для людей, які не дуже знайомі з мікропроцесорної архітектури, 99 інструкцій, наведених вище, може здатися, що значна кількість, особливо порівняно з ранніх конструкцій RISC. Однак це значне менше набір інструкцій у порівнянні з тією, яка використовується для корпорації Intel 'ов 80x86 серії мікропроцесор, який використовується для живлення повсюдно IBM-PC клонів. Насправді, що архітектура, яка, як TRON СБИС процесора використовується на чіпі мікрокоду, останнім часом було 57 нових інструкцій додали до нього для обробки мультимедійних даних. Intel називає ці інструкції, як технологія MMX, і це тільки ліцензовані технології конкурентів, таких Advanced Micro Devices Инк Більше того, основний заступника Intel архітектури, PowerPC "RISC-архітектура", розроблений IBM і Motorola для використання в Apple Computer Inc -л. Macintosh персональний комп'ютер лінії, має більше 100 команд, і є ймовірність, що він також буде підібрати нові інструкції для мультимедіа, щоб конкурувати з архітектурою Intel. Так і повинно бути підкреслити, що TRON СБИС процесорів архітектури добре продуманий, елегантний набір інструкцій для CISC-дизайн, який не є ні занадто великим, ні занадто маленьким. Крім того, це дуже ефективно.

Наскільки ефективно? Розглянемо наступні два приклади, в яких Itron OS-орієнтованим високорівневі інструкції включені в Gmicro/100 мікропроцесорів використовуються замість низькорівневих інструкцій.

По-перше, давайте розглянемо використання наступних "черги навчання (вставки в двусвязний черга)", який використовується для підвищення ефективності обробки в маніпулюванні готові чергу зайнятих у перемикання завдань в режимі реального часу обробки. Він вимагає 12 байт код для запису і 18 циклів машини для обробки.

  QINS @ (R1, FO) <@ (RDQ_TBL, R2 * 8)

Однак, якщо ж команда написана з поєднанням простих інструкцій підхід ла RISC, ми в кінцевому підсумку з 36 байт коду, які займають 26 циклів машини для обробки.

  MOV @ (RDQ_TBL +4, R2 * 8), Rn

 MOV R1, @ (RDQ_TBL +4, R2 * 8)

 МОВА @ (RDQ_TBL, R2 * 8), @ (R1, FO)

 MOV Rn, @ (R1, НАЗАД)

 MOV R1, @ (Rn, FO)

У результаті виходить, що це на високому рівні інструкція дозволяє для переробки здійснюється в приблизно половину часу, і в той же час реалізації двох третин скорочення розміру коду.

Давайте візьмемо інший приклад - "біт пошук (пошук біт в змінної довжини бітове поле)" нижче, який використовується планувальник завдань в режимі реального часу операційної системи, щоб знайти найбільш пріоритетних завдань. Коли ми використовуємо цю інструкцію, ми в кінцевому підсумку з 14 байт коду, які обробляються в 62 циклів машини.

  МОВА @ RBQ_BIT, R0

 MOV # 0, R1

 MOV # 272, R2

 BVSCH/F/1

Проте, коли ми намагаємося зробити те ж саме з низькорівневих інструкцій, що і буде зроблено на чіпі RISC, ми в кінцевому підсумку з 78 байт коду, які вимагають 244 циклів машини для обробки.

  МОВА @ RDQ_BIT, R0

                  MOV # 0, R1

                  MOV # 0, R2

                  MOV # 7, R3

                  MOV # 0, R4

      SRCH1: CMP.W # 0, @ R0

                  BNE FOUND1

                  ДОДАТИ № 1, R0

                  ACB № 1, R1, # 8, SRCH1

      FOUND1:

      SRCH2: CMP.B # 0, @ R0

                  BNE FOUND2

                  ДОДАТИ № 1, R0

                  ACB № 1, R2, # 3, SRCH2

      FOUND2: mov.b @ R0, R4

                  MOV.W # H'FE, R5

      SRCH3: AND.B R5, R4

                  BEQ FOUND3

                  SHL.B № 1, R5

                  СКБ № 1, R3, # 0, SRCH3

      FOUND3: SHL # 5, R1

                  ШЛ № 3, R2

                  ADD R2, R1

                  ADD R3, R1

В цьому випадку результат використання високого рівня, навчання в тому, що опрацьовується в одному кварталі часу, в той час як обсяг коду зменшується на 82 відсотків.

Відповідно, можна бачити, що TRON СБИС процесорів архітектури прекрасною архітектурою в режимі реального часу вбудованих додатків, який є основною метою її, припускають, щоб служити в архітектуру загального TRON.

Історія TRON СБИС архітектури процесора

Історія TRON СБИС процесорів архітектури сходить до мікрокомп'ютера комітету Програма Експерти Японії Електронні промислової асоціації розвитку, яка була створена на початку 1980-х, щоб досліджувати стосунки між мікропроцесорами і майбутнє в реальному часі операційних систем. Рішення про розробку нового стандарту архітектури мікропроцесорів було зроблено частково тому, що існуючі конструкції мікропроцесор були обтяжені необхідністю підтримувати сумісність з попередніми конструкцій, тим самим сповільнюючи їх. Інша проблема була відкритість. Після ліцензування їх 8-бітних і 16-розрядних мікропроцесорів конструкцій для японських компаній напівпровідникової з метою створення "світових стандартів", США напівпровідникових компаній відрізаний доступ 32-розрядні конструкції мікропроцесор, щоб вони могли користуватися плодами монопольних ринків. Таким чином, була величезна потреба у відкритій 32-бітний мікропроцесор архітектури, що японські компанії могли б застосувати свої виробництва напівпровідників експертизу.

Перший TRON СБИС CPU-специфікації мікропроцесорів з'являться на ринку було Gmicro/200 (10 MIPS/20MHz), яка з'явилася в січні 1988 року. Цей чіп був першим у сім'ї з п'яти мікропроцесорів на основі TRON СБИС процесорів архітектури, які були спільно розроблені на сьогоднішній день Hitachi Ltd, компанія Fujitsu Ltd і Mitsubishi Electric Корпорація На додаток до себе мікропроцесор, три периферійні чіпи, контролер переривань запит (IRC), контролер прямого доступу до пам'яті (СУРС), а тег пам'яті (TAGM), одночасно були оголошені, до якого плаваючою крапкою (FPU) був введений в грудні 1988 року.

У серпні 1988 року корпорація Toshiba оголосила TX1 (12,5 MIPS/25MHz), а також з периферійним чіп, TX ІКТ, що є контролер переривань / таймера. На відміну від трьох компаній, згаданих вище, які спрямовані на об'єднання їх ресурсів для виробництва повної лінії TRON СБИС CPU-специфікації мікропроцесорів для покриття всіх можливих застосувань, Toshiba були свої види на використання TRON СБИС CPU-специфікації мікропроцесорів для вбудованих використовувати і як застосування спеціалізованої інтегральної схемою (ASIC) ядра. Таким чином, мікропроцесорів серії TX не мають MMUs.

У серпні і листопаді 1989 року, Gmicro/100 (10 MIPS/20MHz) і Gmicro/300 (20 MIPS/20MHz) були оголошені відповідно. Перші, як TX1, був призначений для використання у фізичній пам'яті системи, тобто для вбудованих використання. Останній, як Gmicro/200, включає MMU, і таким чином може бути використана як процесор для робочої станції. Насправді, обидва ці чіпи були включені в MCUBE «чистого BTRON" робочих станціях продається компанією Personal Media корпорації останньої версії MCUBE на основі Gmicro/300 використовує BTRON3 операційної системи, яка розроблена спеціально, щоб скористатися високорівневі інструкції TRON СБИС CPU-специфікації мікропроцесорів. Gmicro/300 також зробив його в нон-стоп угоди процесор називається Звичайно System 2000, який був розроблений і продається компанією Fujitsu.

Gmicro/100 був перетворений в конкретних програм стандартного продукту (ASSP) в травні 1990 року року, в якому Gmicro Група також оголосила про ще одну важливу периферичних чіпа, пам'яті, кеші контролера (СКК) для підтримки Gmicro сім'ї. Травень 1990 також було оголошено про Matsushita Electric Industrial Ко з MN 10400 (20 MIPS/20MHz), який, як і TX1 Toshiba і Gmicro/100 Gmicro групи призначений для вбудовуваних використання, і, отже, не включає MMU.

Oki Electric Industry Ко взяли TRON СБИС процесорів архітектури в іншу сторону, коли вона оголосила про своє O32 мікропроцесором (15 MIPS/33MHz) в листопаді 1990 року. Дана реалізація має свої особливості, які підтримують його застосування в відмовостійких систем, таких як устаткування, що використовується в нон-стоп телекомунікаційних мереж.

Gmicro/300 отримали приріст швидкості в квітні 1991 року, коли 33 МГц версія була оголошена. Цікаво, що цей мікропроцесор, який знаходиться в середині сім'ї Gmicro, знявся у більш більш варіантах - з тактовою частотою 20 МГц, 25 МГц, 33 МГц і 40 МГц - ніж будь-яка інша TRON СБИС CPU-специфікації мікропроцесора, який вказує, що вона була обрана для використання в найрізноманітніших системах.

У лютому наступного року, 1992, найвидатніший додаток до периферійних чіп лінійки сім'ї Gmicro, в обробці Gmicro орт (VPU), було оголошено (рис. 1). Це периферійний чіп буквально суперкомп'ютер на чіпі, має пікову продуктивність 206 MFLOPS (мільйонів операцій з плаваючою комою в секунду) при тактовій частоті 50 МГц (одинарної точності з плаваючою крапкою), що дає Gmicro робочих станцій на базі можливість зробити науково- інженерних розрахунків в один ряд з останніми робочими станціями.

Примітка: Для тих, хто відчуває труднощі розуміння того, як швидко це 206 MFLOPS, Intel Corp наробив багато шуму в кінці 1980 року, коли вона представила свій процесор 80860, який він назвав "Cray суперкомп'ютер на чіпі". Це чіп, який згодом був використаний як співпроцесора в Intel основі персональних комп'ютерів, могли б зробити 66 MFLOPS на 33 МГц. 33 МГц версія Gmicro VPU може зробити 136 MFLOPS (одинарної точності з плаваючою точкою)! Gmicro VPU, як 80860 до нього, згодом була включена в плату розширення IBM PC-AT персональних комп'ютерів. Він був розроблений і продається в Японії Санси системи ТОВ (рис. 2).

У травні 1993 року компанія Toshiba оголосила TX2 (25 MIPS/25MHz), який компанія вважає ідеальним ядром для ASIC / ASSP додатків. Серед додаткових функцій є функції енергозбереження, яка знижує споживання енергії до однієї десятої від нормального поки він знаходиться в режим очікування. Також в 1993 році група оголосила Gmicro Gmicro/500 (130 MIPS/66MHz), який в даний час найшвидшим і здатним мікропроцесорів на основі TRON СБИС процесорів архітектури (рис. 3 та 4). Крім того, група оголосила Gmicro дослідження, спрямовані на розробку вдосконаленої версії Gmicro/100, Gmicro/400, в 1994 році.

На відміну від чіпів пам'яті, таких як DRAM, мікропроцесори вимагають програмного забезпечення для підтримки розробки і тестування, і, у випадку відкритої архітектури, такі як TRON СБИС процесорів архітектури спрямованих на "сумісність об'єктного коду", Атестаційний пакет, щоб гарантувати, що програмне забезпечення може бути портіровани з одного чіпа на інший. Відповідно, з початку чіп підпроект, беручи участь японських фірм напівпровідникових був у контакті з фахівцями фірми за кордон, щоб мати компілятори і середовища розробки програмного забезпечення підготовлені для 32-розрядних мікропроцесорів на базі архітектури TRON СБИС процесора. До них відносяться Green Hills Software Інк і Microtec дослідження вкл

З останнім компілятор мови для сім'ї Gmicro, наприклад, було оптимізовано і тепер включає в себе глобальні розподілу регістрів інваріанта циклу руху коду, розгортання циклу, цикл злиття, а також усунення хвостовій рекурсії. Що стосується забезпечення об'єкта сумісності, атестаційний пакет був розроблений для тестування чіпів, які не використовують віртуальну пам'ять (реалізація рівня <<L1R>>); він перевіряє 26 Режим адресації, 82 інструкцій, і 10 видів винятків, переривання і пастки (СПЕ).

Майбутнє TRON СБИС архітектури процесора

Так що майбутнє TRON СБИС процесорів і мікропроцесорів на його основі?

На даний момент, здається, що TRON СБИС CPU-специфікації мікропроцесорів міцно застовпили собі місце для себе в світі вбудованих додатків, і, таким чином, ймовірно, буде використовуватися в якості ядер для НВІС і ASSPs. Насправді, як зазначалося вище, TRON СБИС CPU-специфікації мікропроцесорів краще підходить для цієї сфері, ніж RISC основі мікропроцесора, так як розмір об'єктного коду програми він працює значно менше, ніж для RISC на базі чіпа . Насправді, чотири з восьми реалізаціях TRON СБИС процесора, TX1, TX2, Gmicro/100, М. Н. 10400, націлених на ринку вбудованих систем. Таким чином, є дуже хороший шанс, що TRON СБИС CPU-специфікації чіпа може проникнути у ваш будинок одного разу включені в деякі споживчі пристрої виробництва японський виробник електроніки.

З іншого боку, як для настільних систем, він не схожий TRON СБИС CPU-специфікації мікропроцесорів і інших CISC основі мікропроцесорів, втім, і збираємося вижити гонки на поставку людини особового кінцевих користувачів комп'ютера з різким підвищенням обчислювальної потужності, що вони вже звикли до отримання кожним роком. Це тому, що Є дві великі недоліки з CISC-конструкцій на основі: (1) вони займають більше часу, щоб розвиватися, і (2) вони є дорожчими у виробництві. Таким чином, до тих пір, як настільних персональних комп'ютерів продовжують будуватися навколо одного мікропроцесорів, мікропроцесори на основі RISC-схеми мають ту перевагу, і, швидше за все, взяти на ринку настільних систем.

Для додаткової інформації:

Основна інформація про TRON СБИС процесорів архітектури мікропроцесорів і на його основі можуть бути отримані з річний звіт про роботу симпозіуму проекту TRON. Більшість робіт з TRON СБИС CPU-специфікації чіпів з'явилися в період між 1987 і 1991 роках. Розгляду були опубліковані Springer-Verlag з 1987 по 1990 року, і були опубліковані IEEE Computer Society Press з 1991 року.

Опис TRON СБИС архітектури процесора також можна знайти в квітні 1987 питання про IEEE Micro, яка є спеціальний випуск за проектом TRON.

Технічні специфікації для TRON СБИС архітектури процесора може бути отримана з TRON асоціації, адреса якого виглядає наступним чином:

TRON Асоціації

5-й поверх Катсута корп., Mita 1 хоме 3-39

Мінато-ку, Токіо Японія 108

Тел. 03-3454-3191

Факс: 03-3454-3224Popular Links